

# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Docket No.: JP920000112US1

Serial No.: 09/681,643

In re application of: Tsujimura et al.

Group Art Unit: 2879

Filed: May 15, 2001

Examiner:

For: Method And Apparatus For Manufacturing Active Matrix Device Including Top Gate Type TFT

Assistant Commissioner for Petents

Washington, D.G. 20231

# SUBMISSION OF PRIORITY DOCUMENT

Sir:

Enclosed ners at his a pertined copy of Japanese Application No. 2000-156007 filed May 26, 2000, it support of applicant's claim to priority under 35 U.S.C. 119.

Respectfully submitted,

Derek S. Jennings

Reg. Patent Agent/Engineer

Reg. No.: 41,473

Tel. No.: (914) 945-2144

IBM CORPORATION
Intellectual Property 1 aw Dept.
P. O. Box 218
Yorktown Heights, N. Y. 10598



# 日本国特許庁

### PATENT OFFICE JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2000年 5月26日

出 願 番 号 Application Number:

特願2000-156007

出 類 人 Applicant (s):

インターナショナル・ビジネス・マシーンズ・コーポレーシ

ョン

2000年 8月11日

特許庁長官 Commissioner, Patent Office



【書類名】

特許願

【整理番号】

JP9000112

【提出日】

平成12年 5月26日

【あて先】

特許庁長官 殿

【国際特許分類】

H01L 21/205

【発明者】

【住所又は居所】

神奈川県大和市下鶴間1623番地14 日本アイ・ビ

ー・エム株式会社 大和事業所内

【氏名】

辻村 隆俊

【発明者】

【住所又は居所】

神奈川県大和市下鶴間1623番地14 日本アイ・ビ

ー・エム株式会社 大和事業所内

【氏名】

徳弘 修

【発明者】

【住所又は居所】

神奈川県大和市下鶴間1623番地14 日本アイ・ビ

ー・エム株式会社 大和事業所内

【氏名】

師岡 光雄

【発明者】

【住所又は居所】

神奈川県大和市下鶴間1623番地14 日本アイ・ビ

ー・エム株式会社 大和事業所内

【氏名】

宮本 隆志

【特許出願人】

【識別番号】

390009531

【氏名又は名称】 インターナショナル・ビジネス・マシーンズ・コーポレ

ーション

【代理人】

【識別番号】

100086243

【弁理士】

【氏名又は名称】

坂口 博

# 【復代理人】

【識別番号】

100110607

【弁理士】

【氏名又は名称】

間山 進也

【選任した代理人】

【識別番号】

100091568

【弁理士】

【氏名又は名称】

市位 嘉宏

【選任した代理人】

【識別番号】

100106699

【弁理士】

【氏名又は名称】

渡部 弘道

【選任した復代理人】

【識別番号】

100112520

【弁理士】

【氏名又は名称】

林 茂則

【選任した復代理人】

【識別番号】

100098121

【弁理士】

【氏名又は名称】

間山 世津子

【手数料の表示】

【予納台帳番号】

062651

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9706050

【包括委任状番号】 9704733

特2000-156007

【包括委任状番号】 0004480

【プルーフの要否】 要

### 【書類名】 明細書

【発明の名称】 トップゲート型TFTを含むアクティブマトリックスデバイス の製造方法および製造装置

### 【特許請求の範囲】

【請求項1】 トップゲート型TFTを含むアクティブマトリックスデバイスの製造方法であって、該トップゲート型TFTが、

CVD用処理室の内壁に酸化物被膜を形成する工程と、

ソース電極およびドレイン電極を形成した基板を前記処理室内に配置する工程 と、

前記ソース電極および前記ドレイン電極にPドーピングする工程と、

前記処理室内でa-Si層と、ゲート絶縁膜とを成膜する工程とを含んで形成される、トップゲート型TFTを含むアクティブマトリックスデバイスの製造方法。

【請求項2】 前記a-Si層と、ゲート絶縁膜の成膜の後、前記内壁から前記酸化物被膜を除去する工程を含む請求項1に記載のアクティブマトリックスデバイスの製造方法。

【請求項3】 前記酸化物被膜は $SiO_x$ を含む、請求項1または2に記載のアクティブマトリックスデバイスの製造方法。

【請求項4】 前記アクティブマトリックスデバイスが液晶ディスプレイである、請求項1~3のいずれか1項に記載のアクティブマトリックスデバイスの製造方法。

【請求項5】 前記アクティブマトリックスデバイスがエレクトロルミネッセンスディスプレイである、請求項1~3のいずれか1項に記載のアクティブマトリックスデバイスの製造方法。

【請求項6】 トップゲート型TFTを製造するためのCVD用処理室を含んでなるトップゲート型TFTを含むアクティブマトリックスデバイスの製造装置であって、該トップゲート型TFTを形成するための前記処理室の内壁には除去可能な酸化物被膜が形成され、Pのドーピングと、a-Si層の成膜と、ゲート絶縁膜の成膜とを前記処理室内で行う、トップゲート型TFTを含むアクティブ

マトリックスデバイスの製造装置。

【請求項7】 前記酸化物被膜は、SiO<sub>x</sub>を含む、請求項6に記載の製造装置。

【請求項8】 前記アクティブマトリックスデバイスが液晶ディスプレイである、請求項6または7に記載の製造装置。

【請求項9】 前記アクティブマトリックスデバイスがエレクトロルミネッセンスディスプレイである、請求項6または7に記載の製造装置。

# 【発明の詳細な説明】

[0001]

## 【発明の属する技術分野】

本発明は、TFTを含むアクティブマトリックスデバイスの製造方法および製造装置に関し、より詳細にはトップゲート型TFTを含んで構成されるアクティブマトリックスデバイスの効率的な製造を可能とする、製造方法および製造装置に関する。

[0002]

# 【従来の技術】

トップゲート型TFTは、アクティブマトリックス構造を含むデバイス(以下、アクティブマトリックスデバイスという。)において、従来のボトムゲートTFTよりも少ない工程数で製造することができることから、TFTの製造コスト、ひいてはアクティブマトリックスデバイスの製造コストを低減させることを可能とするので、多用されている薄膜トランジスタ構造である。このようなアクティブマトリックス構造を用いるデバイスとしては、液晶ディスプレイや、酸化物または有機材料を用いるエレクトロルミネッセンスディスプレイ(ELディスプレイ)を挙げることができる。

[0003]

従来のトップゲート型TFTの製造においては、コンタクト層を形成するために、通常、ホスフィン( $PH_3$ )を用い、Pのドーピングが行われる。このプロセスにおいてはソース電極およびドレイン電極の表面を、 $PH_3$ を含む気体から発生させたプラズマにより叩くことで、ソース電極およびドレイン電極に対して

Pをドーピングするものである。このPドーピングされた領域は、Pドーピングの後に行われる a - S i 層の成膜の際に掘り起こされて、その領域がn + 層を形成する。

[0004]

Pドーピングを行う際には、上述したようにPH $_3$ を用い、プラズマを形成することによりPを含む化学種を発生させるため、各処理を行う処理室、多くの場合には真空容器の内壁にPを含む化学種が残留することになる。このように処理室の内壁に残留したPを含む化学種は、Pドーピングの後に行われるa-Si層や、ゲート絶縁膜として用いられる $SiN_x$ の成膜時に、a-Si層やゲート絶縁膜内に取り込まれることとなり、TFTのオフ電流を悪化させてしまう。

[0005]

このようなPドーピング工程の影響を排除するため、従来のトップゲート型TFTの製造においては、通常枚葉式のCVD装置を用い、Pドーピングと、aーSi層やゲート絶縁膜の成膜とを、複数の異なった処理室を用いて行い、Pドーピングされた基板をこれらの処理室の間で真空搬送する方法を採用する製造方法が一般に行われている。

[0006]

【発明が解決しようとする課題】

しかしながら、上述したように複数の処理室を用いてトップゲート型TFTを 製造すると、処理室間の真空搬送時にソース電極、ドレイン電極の双方の表面に 処理室の内壁から放出される、いわゆる脱ガス成分が、a-Si層およびゲート 絶縁膜に付着して、TFTの特性を劣化させるという問題がある。

[0007]

また、Pドーピングとa-Si層やゲート絶縁膜の成膜とを、異なる複数の処理室、例えば2つの処理室を用いて行うことにより、上述した不都合を生じさせることなく、トップゲート型TFTの製造を行うことが可能となる。しかしながら、このように2つの処理室を用いることにより、TFTのスループットが低下して、生産性を著しく低下させ、ひいてはトップゲート型TFTを含むアクティブマトリックスデバイスの製造コストを引き上げてしまうという不都合もある。

[0008]

上記の問題点に鑑み、これまで、TFTの特性に悪影響を与えることなく、さらには生産性を向上することができ、トップゲート型TFTを含むアクティブマトリックスデバイスの製造コストを低減することを可能とする、製造方法および製造装置が必要とされている。

[0009]

【課題を解決するための手段】

本発明は、上記課題に鑑みてなされたものであり、本発明の請求項1の発明によれば、トップゲート型TFTを含むアクティブマトリックスデバイスの製造方法であって、該トップゲート型TFTが、CVD用処理室の内壁に酸化物被膜を形成する工程と、ソース電極およびドレイン電極を形成した基板を前記処理室内に配置する工程と、前記ソース電極および前記ドレイン電極にPドーピングする工程と、前記処理室内でa-Si層と、ゲート絶縁膜とを成膜する工程とを含んで形成される、トップゲート型TFTを含むアクティブマトリックスデバイスの製造方法が提供される。本発明においては、前記a-Si層と、ゲート絶縁膜の成膜の後、前記内壁から前記酸化物被膜を除去する工程を含んでいてもよい。本発明においては、前記アクティブマトリックスデバイスが液晶ディスプレイとされていることが好ましい。本発明においては、前記アクティブマトリックスデバイスが液晶ディスプレイとされていることが好ましい。本発明においては、前記アクティブマトリックスデバイスが液晶ディスプレイとされていることが好ましい。

[0010]

また、本発明の請求項6の発明によれば、トップゲート型TFTを製造するためのCVD用処理室を含んでなるトップゲート型TFTを含むアクティブマトリックスデバイスの製造装置であって、該トップゲート型TFTを形成するための前記処理室の内壁には除去可能な酸化物被膜が形成され、Pのドーピングと、a-Si層の成膜と、ゲート絶縁膜の成膜とを前記処理室内で行う、トップゲート型TFTを含むアクティブマトリックスデバイスの製造装置が提供される。本発明においては、前記酸化物被膜は、 $SiO_X$ を含むことが好ましい。本発明においては、前記アクティブマトリックスデバイスが液晶ディスプレイとされている

ことが好ましい。本発明においては、前記アクティブマトリックスデバイスがエ レクトロルミネッセンスディスプレイとされていることが好ましい。

### [0011]

# 【発明の実施の形態】

以下本発明を、アクティブマトリックスデバイスを液晶ディスプレイとして適用する場合につき、図面をもって詳細に説明する。図面に示した本発明の実施例は、本発明を例示するためのものであり、本発明は実施例に限定されるものではない。

### [0012]

図1は、本発明の製造方法により製造される液晶ディスプレイに適用されるア クティブマトリックスデバイスに含まれるa-Siを用いるトップゲート型TF T構造の断面を示した概略図である。図1に示されるように、本発明において製 造されるトップゲート型TFTには、ガラス基板1上にガラス基板1側からの入 射光を阻止するための遮光層2が設けられており、ガラス基板1および遮光層2 を被覆するように絶縁膜3が設けられている。この絶縁膜3のガラス基板1に対 向する側の面には、それぞれドレイン電極4と、ソース電極5とが形成されてい る。さらに図1に示したトップゲート型TFTにおいては、ドレイン電極4と、 ソース電極5とを被覆するようにしてa-Si層6が成膜され、さらに例えばS  $iN_x$ を堆積させることにより成膜されるゲート絶縁膜7がa-Si層6の上層 として形成されている。このゲート絶縁膜7の上側には、ゲート電極8が設けら れていて、オン・オフ動作を可能とするデバイス構成とされている。本発明にお いては、上述した各構成要素を形成させるためには、これまで知られているいか なる材料、構成を用いることができる。また、本発明をエレクトロルミネッセン スディスプレイに適用する場合には、上述した構成要素のうち、ガラス基板1に 代えていかなる絶縁性の基板であっても用いることができ、不透明な絶縁性の基 板を用いる場合には、上述した遮光層2は用いる必要はない。

# [0013]

図2には、図1に示したトップゲート型TFTを製造するための本発明において用いられる製造工程のフローチャートを示す。本発明において用いるトップゲ

ート型TFTの製造工程は、ステップ201において遮光層2を設けたガラス基板1上に絶縁膜3を成膜する。さらにステップ202において、ドレイン電極4と、ソース電極5とを形成した後、ステップ203において処理室の内壁に酸化物被膜を形成する。ついでステップ204においてPH<sub>3</sub>といったP供給源を用いてプラズマを形成して、ドレイン電極4と、ソース電極5とに対してPをドーピングする。このようにPドーピングを行うことにより、この工程の後に行われるa-Siの堆積の際にドレイン電極4と、ソース電極5とに含有されるPから、n+層が形成され、コンタクト層を形成する。

### [0014]

上述したドーピング工程の後、本発明において製造されるトップゲート型TFTには、ステップ205においてa-Si層6が成膜され、さらにこれらの構造の上にステップ206において $SiN_x$ を成膜することにより、ゲート絶縁膜7を形成する。その後、必要に応じてステップ207に示すように酸化物被膜の除去を行うが、この酸化物被膜の除去工程の詳細については後述する。さらに、トップゲート型TFTには、その後ステップ208においてゲート電極8が形成される。本発明の製造工程は、図2に示したステップ204と、ステップ205と、ステップ206とを同一の処理室内で行うことを可能とするものである。

#### [0015]

上述した酸化物被膜は、Pを含有する化学種が後の工程に対して悪影響を与えない程度にしかPを含有する化学種を付着させないので、トップゲート型TFT構造を形成させた後、酸化物被膜を残しておいたまま、図2のプロセスIに示すように、ステップ204に戻って次のトップゲート型TFT構造を形成することが可能である。また、本発明においては図2のプロセスIIに示すように所定の回数だけトップゲート型TFTの製造を行った後、酸化物被膜を除去することなくステップ203へと戻って新たな酸化物被膜を、すでに形成されている酸化物被膜を被覆するようにして成膜し、さらにトップゲート型TFTの製造を行うこともできる。

#### [0016]

さらに、本発明においては図2のプロセスIIIで示すように、所定の回数だ

けトップゲート型TFT構造の製造を行った後、製造されるトップゲート型TFTの特性に応じて酸化物被膜を除去することもできる。このような酸化物被膜の除去は、酸化物として $SiO_X$ を用いる場合には、 $SF_6$ 、 $NF_3$ といった化合物と反応させて行うことができる。また、これ以外の酸化物被膜を用いる場合には、従来知られている例えばドライエッチング方法に用いられる方法を使用して除去することも可能である。酸化物被膜を除去した後には、図2に示すように、ステップ203の酸化物被膜の形成へと戻って、処理室の内壁に酸化物被膜を形成するステップ203から、本発明の製造方法を再度繰返すこともできる。

### [0017]

本発明の製造方法におけるトップゲート形TFTの製造においては、上述したようにPドーピングの後に、a-Si層6とゲート絶縁膜7とを、CVDといった方法により成膜する必要が生じる。本発明では、処理室の内壁を酸化物被膜でシーズニングすることにより、上述のようにPを含有する化学種が処理室の内壁に付着しないようにすることで、上述した製造プロセスにおいて、複数の処理室を用いる必要をなくし、トップゲート型TFTを含むアクティブマトリックスデバイスの特性を向上させると共に、生産効率を向上させることを可能とする。

### [0018]

上述したようなドーピングを行う際のPを含有する化学種の付着としては、処理室の内壁表面へのPを含有する化学種の吸着およびその後の拡散などを挙げることができる。このためドーピングにより発生するPを含有する化学種を吸着しない、または吸着し難い被膜で処理室内壁をシーズニングすることにより効果的にPを含有する化学種の付着を防止することが可能となる。本発明におけるPを含有する化学種とは、PH3自体を含み、PH3を用いたプラズマ中で発生しうるいかなる化学種をも含むものをいう。

## [0019]

本発明においては、上述したシーズニングのために用いることができる被膜として、酸化物被膜が特に好適であることが見出された。このような酸化物被膜としては種々のものを挙げることができ、例えば $SiO_x$ 、 $Al_2O_3$ 、 $TiO_2$ 、 $Al_2(Si_2O_5)$ (OH) $_4$ 、 $MgAl_2O_4$ 、 $TaO_x$ 、 $ZrO_x$ 等、

CVDといった成膜方法により形成することができる酸化物被膜を挙げることができる。

### [0020]

本発明において特に好ましい酸化物被膜としては、具体的には $SiO_x$ を含む被膜を挙げることができる。このような $SiO_x$ を含む被膜は、種々の方法により製造することができ、例えば、Si原子を供給するための化合物と、酸素を供給するための化合物とを混合して、プラズマCVD、熱CVDといった適切な成膜方法を用いて形成することができる。

### [0021]

Si原子を供給するための化合物としては、例えばSiH $_4$ 、SiH $_3$ F、SiH $_2$ F $_2$ 、SiH $_3$ Cl、Si $_2$ H $_6$ 、Si $_3$ H $_8$ 、SiH $_3$ (OCH $_3$ )、SiH $_2$ (OCH $_3$ ) $_2$ 、SiH(OCH $_3$ ) $_3$ 、Si(OCH $_3$ ) $_4$ 、Si $_3$ (OC $_2$ H $_5$ )、SiH $_2$ (OC $_2$ H $_5$ ) $_2$ 、SiH(OC $_2$ H $_5$ ) $_3$ 、Si(OC $_2$ H $_5$ ) $_4$ を挙げることができる。また、酸素を供給するための化合物としては、N $_2$ O、NO $_2$ 、H $_2$ Oを挙げることができるが、これらのものに限定されるわけではなく、従来知られているいかなる化合物でも用いることができる。また、SiO $_x$ 以外の酸化物被膜を形成する際にも、金属アルコキシドなど、従来知られているいかなる化合物でも用いることができる。

#### [0022]

表1には、酸化物被膜として $SiO_X$ を用いて、処理室内壁をシーズニングする際の条件を示す。また、Pドーピングを行うと同一の条件のプラズマに晒した場合に、 $SiO_X$ に含まれるPを含有する化学種に由来するP元素の付着量と、金属被膜に含まれるPを含有する化学種に由来するP元素の付着量とを、ESCA(Electron Spectroscopy for Chemical Analysis)、具体的には蛍光X線分析(XPS)を用いて比較した結果を表2に示す。この際、金属としては各種電極に用いられる代表的な金属であるMoWを用いた。表2中、各実施例は、表1の条件においてそれぞれ得られた結果である。

[0023]

# 【表1】

| 条件   | RFパワー(mJ/s) | 圧力(Pa)   | PH <sub>3</sub> /H <sub>2</sub> |
|------|-------------|----------|---------------------------------|
| 条件1  | 500         | 99. 992  | 2000                            |
| 条件2  | 250         | 39. 997  | 2000                            |
| 条件3  | 500         | 39. 997  | 1000                            |
| 条件4  | 750         | 39. 997  | 2000                            |
| 条件5  | 500         | 39. 997  | 3000                            |
| 条件6  | 250         | 99. 992  | 1000                            |
| 条件7  | 750         | 99. 992  | 1000                            |
| 条件8  | 750         | 99. 992  | 3000                            |
| 条件9  | 250         | 99. 992  | 3000                            |
| 条件10 | 250         | 159. 986 | 2000                            |
| 条件11 | 500         | 159. 986 | 1000                            |
| 条件12 | 750         | 159. 986 | 2000                            |
| 条件13 | 500         | 159. 986 | 3000                            |

[0024]

# 【表2】

| サンプル番号 | P/金属    | P/SiOx | 比         |
|--------|---------|--------|-----------|
| 実施例1   | 222.11  | 9.72   | 22. 85082 |
| 実施例2   | 287.48  | 0.36   | 798. 5556 |
| 実施例3   | 194.81  | 4. 39  | 44. 37585 |
| 実施例4   | 189.61  | 6. 62  | 28. 64199 |
| 実施例5   | 219.92  | 7. 35  | 29. 92109 |
| 実施例6   | 215.52  | 5.84   | 36. 90411 |
| 実施例7   | 217. 39 | 7. 57  | 28. 71731 |
| 実施例8   | 170. 22 | 3. 07  | 55. 44625 |
| 実施例9   | 314.57  | 6. 58  | 47. 80699 |
| 実施例10  | 324. 52 | 5. 05  | 64. 26139 |
| 実施例11  | 266. 19 | 8. 47  | 31. 42739 |
| 実施例12  | 238.71  | 4. 41  | 54. 12925 |
| 実施例13  | 327. 26 | 10.83  | 30. 21791 |

# [0025]

表1に示されるように、RF出力が低く、CVD用処理室内の圧力が低い条件 2においては、表2の実施例2に示されるように金属に付着するPよりも、SiO $_{\mathbf{X}}$ に付着するPが著しく少なくなることが示されている。したがって、処理室の内壁をSiO $_{\mathbf{X}}$ で被覆して、Pドーピングを行う際の条件を選択することにより、後の工程においてPを含有する化学種の影響が生じないようにしつつ、単一の処理室内で、Pドーピングと、 $\mathbf{a}-\mathbf{S}$ i層6と、ゲート絶縁膜7とを成膜する

ことが可能となる。

[0026]

図3は、本発明のトップゲート型TFTを含むアクティブマトリックスデバイスの製造装置を、例えば平行平板型のCVD用処理室を用いて構成した場合の断面を示した概略図である。本発明のトップゲート型TFTを含むアクティブマトリックスデバイスの製造装置は、内部を真空としてCVDプロセスを行なうための処理室9と、この処理室9を減圧させるための真空系10と、CVDにより成膜を行うための原料気体を供給するためのガス供給系11と、処理室9内にプラズマを発生させるための高周波電源12とを含んで構成されている。この処理室9の内部には、RF電極13と、対向電極14とが配置されており、対向電極14がアノードとされ、RF電極13がカソードとされている。またRF電極13は、効率よく成膜を行うことができるようにシャワーヘッド13aの形状とされており、対向電極14上に載置されたガラス基板1へと成膜を行う構成とされている。

### [0027]

図3に示すように処理室9の内壁には、酸化物被膜15が形成されており、この酸化物被膜15は、Pをドーピングする工程に先立って、ガス供給系11から適切な原料ガスを供給し、例えばプラズマCVDといった方法により形成させることができる。この酸化物被膜15の成膜は、製造工程の初期工程として行うこともできるし、また、可能な場合には、製造工程の所定の工程の間において適宜行うこともできる。上述したようにして予めPのドーピングに先立って処理室9の内壁を酸化物被膜15でシーズニングすることにより、Pのドーピング工程の間に処理室9の内壁へとPを含有する化学種が付着せず、その後に行われる151 および151 152 被膜の成膜においてPを含有する化学種が悪影響を与える可能性を排除することができる。

# [0028]

上述した酸化物被膜 1 5 の厚さには特に制限はないが、薄すぎると処理室 9 の内壁を充分に被覆することができなくなり、Pを含有する化学種の付着を防止する点から、5 0 n m以上、例えば 1 0 0 n m程度の厚さとすることが好ましい。

また、本発明の製造装置に用いられる処理室9には、酸化物被膜15の内壁への堆積をより容易に行うため、内壁を加熱するための手段が設けられていてもよい

[0029]

図4には、本発明の製造方法により製造されるアクティブマトリックスデバイスに含まれるトップゲート型TFTのTFT特性を示す。図4は、横軸をゲート電圧とし、縦軸をソースードレイン間に流れる電流 I d s として、TFT特性を示した図である。図4のプロット(a)が、本発明により処理室の内壁をSiO $_{\mathbf{x}}$ でシーズニングして得られたトップゲート型TFTのTFT特性である。図4 (a)の特性を得る際のSIO $_{\mathbf{x}}$ によるシーズニングは、SiH $_{\mathbf{4}}$ と、N $_{\mathbf{2}}$  Oとを原料ガスとして用い、CVDにより表1の条件2に示す条件で処理室の内壁に成膜を行なって得た。図4に示される(b)のプロットは、比較のため処理室内壁をa-Siでシーズニングすることにより得られたトップゲート型TFTのTFT特性である。図4 (a)に示されるように、処理室内壁をSiO $_{\mathbf{x}}$  により被覆した実施例では、良好なオフ特性が得られているが、図4 (b)に示された処理室内壁をa-Siによりシーズニングして得られたトップゲート型TFTのTFT特性は、オフ特性が充分ではなく、Pがa-Si層6や、ゲート絶縁膜7へと付着することにより悪影響を与えているのがわかる。

[0030]

図5は、本発明により製造されるアクティブマトリックスデバイスの画素パターンを示した概略上面図である。図5に示したアクティブマトリックスデバイスは、a-Siを用いたTFTアレイ基板16上に、複数の画素電極17が配置されて構成されている。図5においては、ゲート配線18と、信号配線19とにより画素電極17を取り囲む複数のマトリックスが形成されており、その交点にドレイン電極4と、ソース電極5と、ゲート電極8とから、トップゲート型TFTが形成されている。画素電極17は、ITO、ATO、SnO2、IZOなどの透明導電性性材料により形成されている。この画素電極17は、トップゲート型TFTのソース電極5に接続され、信号配線19には、ドレイン電極4が接続されている。図5に示されたアクティブマトリックスデバイスには、蓄積容量Cs

を与えるためのС s 配線20が設けられていてもよい。

### [0031]

上述したTFTアレイ基板16を含む本発明により製造されるアクティブマトリックスデバイスは、上述したトップゲート型TFTの製造工程以外の製造工程については、従来知られているいかなる製造方法、製造プロセスを用いることかできる。また、本発明のアクティブマトリックスデバイスは、例えば、液晶ディスプレイや、エレクトロルミネッセンスディスプレイを駆動するために用いることができるが、同様なTFTアレイ基板16を用いて構成されるいかなるアクティブマトリックスデバイスの製造についても、本発明の製造方法および製造装置は好ましく用いることができる。

### [0032]

これまで本発明について図面に示した実施例をもって詳細に説明してきたが、本発明は図面に示した実施例に限定されるものではなく、本発明により製造されるトップゲート型TFTのデバイス構成、各要素に用いられる材料、成膜方法については、これまで知られているいかなるものでも、本発明において用いることができることはいうまでもないことである。

### 【図面の簡単な説明】

#### 【図1】

本発明により製造されるアクティブマトリックスデバイスに含まれるトップゲート型TFTの構造を示した断面概略図。

#### 【図2】

本発明におけるトップゲート型TFTを含むアクティブマトリックスデバイスの製造工程を示したフローチャート。

#### 【図3】

本発明におけるトップゲート型TFTを含むアクティブマトリックスデバイスの製造装置の断面を示した概略図。

### 【図4】

本発明により製造されたアクティブマトリックスデバイスのトップゲート型TFTのTFT特性を示したグラフ図。

# 【図5】


本発明により製造されるトップゲート型TFTを含むアクティブマトリックスデバイスの上面図。

## 【符号の説明】


- 1…ガラス基板
- 2…遮光層
- 3 …絶縁膜
- 4 …ドレイン電極
- 5 …ソース電極
- 6 ··· a S i 層
- 7…ゲート絶縁膜
- 8…ゲート電極
- 9 …処理室
- 10…真空系
- 11…ガス供給系
- 12…高周波電源
- 13…RF電極
- 13a…シャワーヘッド
- 14…対向電極
- 15…酸化物被膜
- 16…TFTアレイ基板
- 17…画素電極
- 18…ゲート配線
- 19…信号配線
- 20…蓄積容量配線


【書類名】 図面

【図1】




【図2】






【図4】



【図5】



# 【書類名】 要約書

### 【要約】

【課題】 TFTの特性に悪影響を与えず、生産性を向上することができ、トップゲート型TFTを含むアクティブマトリックスデバイスの製造コストを低減することを可能とする製造方法および製造装置を提供する。

【解決手段】 トップゲート型TFTを含むアクティブマトリックスデバイスの製造方法および製造装置を提供する。本発明は、トップゲート型TFTの製造においてCVD用処理室9の内壁に酸化物被膜15を形成する工程と、ソース電極5およびドレイン電極4を形成した基板1を処理室9内に配置する工程と、ソース電極5および前記ドレイン電極4にPドーピングする工程と、該処理室内でa-Si層6と、ゲート絶縁膜7とを成膜する工程とを含む。また本発明は、処理室9の内面が酸化物被膜15で被覆されたトップゲート型TFTを含むアクティブマトリックスデバイスの製造装置を提供する。

### 【選択図】 図2

# 認定・付加情報

特許出願の番号

特願2000-156007

受付番号

50000651387

書類名

特許願

担当官

小菅 博

2 1 4 3

作成日

平成12年 7月 4日

<認定情報・付加情報>

【特許出願人】

【識別番号】

390009531

【住所又は居所】

アメリカ合衆国10504、ニューヨーク州 ア

ーモンク (番地なし)

【氏名又は名称】

インターナショナル・ビジネス・マシーンズ・コ

ーポレーション

【代理人】

【識別番号】

100086243

【住所又は居所】

神奈川県大和市下鶴間1623番地14 日本ア

イ・ビー・エム株式会社 大和事業所内

【氏名又は名称】

坂口 博

【復代理人】

申請人

【識別番号】

100110607

【住所又は居所】

神奈川県大和市中央林間3丁目4番4号 サクラ

イビル4階 間山・林合同技術特許事務所

【氏名又は名称】

間山 進也

【選任した代理人】

【識別番号】

100091568

【住所又は居所】

神奈川県大和市下鶴間1623番地14 日本ア

イ・ビー・エム株式会社 大和事業所内

【氏名又は名称】

市位 嘉宏

【選任した代理人】

【識別番号】

100106699

【住所又は居所】

神奈川県大和市下鶴間1623番14 日本アイ

・ビー・エム株式会社大和事業所内

【氏名又は名称】

渡部 弘道

【選任した復代理人】

【識別番号】

100112520

# 認定・付加情報 (続き)

【住所又は居所】 神奈川県大和市中央林間3丁目4番4号 サクラ

イビル4階 間山・林合同技術特許事務所

【氏名又は名称】 林 茂則

【選任した復代理人】

【識別番号】 100098121

【住所又は居所】 神奈川県大和市中央林間3丁目4番4号 サクラ

イビル4階 間山・林合同技術特許事務所

【氏名又は名称】 間山 世津子

# 出願人履歴情報

識別番号

[390009531]

1. 変更年月日 2000年 5月16日

[変更理由] 名称変更

住 所 アメリカ合衆国10504、ニューヨーク州 アーモンク (

番地なし)

氏 名 インターナショナル・ビジネス・マシーンズ・コーポレーショ

ン